Digitale Systeme mit FPGAs entwickeln

Vom Gatter zum Prozessor mit VHDL

Peter Schulz und Edwin Naroska

Diese Publikation zitieren

Peter Schulz, Edwin Naroska, Digitale Systeme mit FPGAs entwickeln (29.03.2024), Elektor, Aachen, ISBN: 9783895763106

1297
Accesses
4
Quotes

Beschreibung / Abstract

Inhaltsverzeichnis

  • Cover
  • Über die Autoren
  • Vorwort
  • Inhaltsverzeichnis
  • 1. Einleitung
  • Teil I: Grundlagen der Digitaltechnik 1
  • 2. Materialien zum Buch
  • 2.1 Das FPGA-Board
  • 2.2 Die Entwicklungssoftware "Diamond"
  • 2.3 Übungsblätter
  • 3. Aufbau von Teil I: "Grundlagen der Digitaltechnik 1"
  • 4. Boolesche Logik
  • 4.1 Analog versus digital
  • 4.2 Boolesche Algebra
  • 4.3 Normalformen
  • 4.4 Binärzahlen
  • 4.5 Das Entwicklungsboard in den Auslieferungszustand bringen
  • 4.6 Lösungen zu den Übungsaufgaben
  • Teil II: Grundlagen der Digitaltechnik 2
  • 5. Aufbau von Teil II: "Grundlagen der Digitaltechnik 2"
  • 6. Darstellung und Beschreibung von Gatterlogik
  • 6.1 Grundgatter
  • 6.2 Kombinierte Gatter
  • 7. Schaltnetze
  • 7.1 Boolesche Gleichungen in VHDL
  • 7.2 Umsetzung von Wahrheitstabellen in VHDL
  • 8. Digitale Speicherelemente
  • 8.1 RS-Flip-Flop
  • 8.2 D-Latch
  • 8.3 D-Flip-Flop
  • 8.4 Register
  • 9. Schaltwerke
  • Teil III: Komponenten Digitaler Systeme
  • 10. Aufbau von Teil III: "Komponenten Digitaler Systeme"
  • 11. std_logic-Dateitypen
  • 12. Transport im Datenpfad
  • 12.1 Multiplexer
  • 12.2 Demultiplexer
  • 12.3 Datenbus
  • 13. Schaltungen zur Datenverarbeitung
  • 13.1 Umkodieren von Daten
  • 13.2 Rechenschaltungen
  • 14. Datenspeicher
  • 14.1 Register und Speicher
  • 14.2 Zwischenspeicherung im Datenpfad
  • 14.3 Register-File
  • 15. Ablaufsteuerung
  • 15.1 Endliche Automaten
  • 15.2 Endliche autonome Automaten
  • Teil IV: Hardwarebeschreibung mit VHDL auf RTL-Ebene
  • 16. Aufbau von Teil IV: "Hardwarebeschreibung mit VHDL auf RTL-Ebene"
  • 17. Simulation von VHDL-Modellen
  • 17.1 Warum simulieren?
  • 17.2 Die zwei Phasen der VHDL-Simulation
  • 17.3 Das "Weihnachtsmannprinzip"
  • 18. Synchrone Schaltungen
  • 18.1 Warum Hardware-Synthese?
  • 18.2 Was sind synchrone Schaltungen?
  • 18.3 RTL-Beschreibungen
  • 19. VHDL-Beschreibungen von RTL-Designs
  • 19.1 Getrennte Beschreibung von Registern und kombinatorischer Logik
  • 19.2 Kombinatorische Logik
  • 19.3 Gemeinsame Beschreibung von Registern und kombinatorischer Logik
  • 19.4 Übungen zur RTL-Synthese (Teil 1)
  • 19.5 Variablen
  • 19.6 Vereinfachtes MM-Modul für MinMax8PipeSlim
  • 19.7 Beispiel 1: Mittelwertfilter
  • 19.8 Beispiel 2: Optimierte Mittelwertfilter
  • 19.9 Beispiel 3: Größter Wert im Fenster
  • 20. Lösungen zu den Übungsaufgaben
  • Teil V: Ein FPGA-Projekt step-by-step
  • 21. Aufbau von Teil V: "Ein FPGA-Projekt step-by-step"
  • 22. Konstanten, Subtypes, Packages und Generics
  • 22.1 Konstanten
  • 22.2 Subtypes
  • 22.3 Packages
  • 22.4 Generics
  • 23. HNR16 - ein einfacher RISC-Mikroprozessor
  • 23.1 Grundsätzliche Arbeitsweise eines Prozessors
  • 23.2 Architektur des HNR16
  • 23.3 Ein einfaches Beispielprogramm
  • 23.4 VHDL-Design des HNR16
  • 23.5 Der vollständige Befehlssatz des HNR16
  • Teil VI: FGPA-Architektur
  • 24. Aufbau von Teil VI: "FPGA-Architektur"
  • 25. Basiskomponenten von FPGAs
  • 25.1 Logikelemente
  • 25.2 Ein-/Ausgabeblöcke
  • 25.3 Verbindungsressourcen
  • 25.4 Programmierbare Elemente
  • 26. Spezielle Funktionseinheiten
  • 26.1 PLL-Schaltungen
  • 26.2 Speicherblöcke
  • 26.3 DSP-Einheiten
  • 26.4 Entwurf mit Spezialressourcen
  • 27. Stromversorgung und Konfiguration

Ähnliche Titel

    Mehr von diesem Autor